華為在ISCAS提出τ Scaling法則與LogicFolding，宣稱2031可達14Å（1.4nm）等效，並以Kirin與Ascend擴大國內AI晶片佈局。

在2026年IEEE國際電路與系統研討會（ISCAS）發表主題演講後，華為技術公司高階主管何廷波對外宣佈一項具體目標：以公司提出的新原則「τ（tau）Scaling法則」為指引，透過Architecture與時延壓縮技術（包含旗下所稱的LogicFolding），到2031年可讓華為設計的高階晶片達到相當於14Å（1.4奈米）晶體管密度的等效效能。公司於週一新聞稿中強調，預計今年下半年推出的新一代Kirin將首度採用LogicFolding架構，顯著提升效能。

背景與比較：華為此一論述正值全球晶片製造進入極限微縮與系統級創新並行的階段。業界領先者臺積電目前量產技術為2奈米（N2），並規劃於2028年量產1.4奈米製程；相較之下，華為主張以設計與時序最佳化達到「等效」的密度提升，而非僅靠幾何尺寸縮小。華為近年也積極擴充套件AI晶片產品線：Ascend 950PR等AI處理器已獲中國多家企業大量採購，市場報導指出該公司預期今年來自AI晶片的營收將至少成長60%。此一攻勢部分緣於2019年美國將華為列入出口黑名單後，全球供應鏈與先進製程取得受限，逼使華為轉向系統級設計與國內替代供應鏈。

事實與細節：何廷波在ISCAS的演說提出τ Scaling法則，主張以「時間尺度（signal propagation delay）」取代單純的幾何縮放作為半導體演進的新指標，並以LogicFolding示範如何透過訊號路徑折疊與時序壓縮來提升邏輯密度與效能。華為同時指出，這類創新可持續壓縮傳輸延遲、穩步提升「等效」晶體管密度，從而驅動電子系統演進。公司並強調單一企業無法獨自解決全部挑戰，呼籲與全球學界、產業夥伴合作。

深入分析與評論：華為的策略反映兩條並行趨勢：一是物理製程微縮逐漸遇到光刻、互連、功耗與良率瓶頸（摩爾定律效益遞減）；二是透過架構創新、封裝與系統協同（包括AI最佳化、EDA工具與3D封裝）仍可在「系統層級」獲得顯著效能提升。華為將焦點從單純的奈米數字轉向「等效效能」，在商業上具合理性：對於應用端而言，能否提供更高運算密度與更低延遲，往往比製程節點的標籤更有價值。

不過，應對常見質疑：第一，「等效1.4奈米」與實際物理製程仍有本質不同——晶體管尺寸、能耗、互連與製造良率不見得能單靠設計突破而完全替代先進光刻。第二，美國出口限制與EDA、材料等關鍵IP的可及性，仍可能限制華為將概念轉為大規模量產的能力。反駁這些疑慮的論點是：系統級最佳化已在多個案例（如Chiplet、先進封裝、專用加速器）證明能在短期內帶來實際效能與成本優勢；若華為能結合國內晶圓代工、封裝生態與國際學術合作，確有機會在受限條件下取得可觀進展，但成功仍需時間、投資與生態系支援。

相關產業動態與影響：美國出口管制改變了全球AI晶片競爭版圖。英偉達（NVIDIA）執行長黃仁勳近期表示，因為限制該公司在中國市場的優勢已在某程度上讓出市場空間；同時英偉達對該季度（財務第二季）預估營收約為910億美元±2%，並指出不預期來自中國的收入貢獻。臺積電規劃在2028實現1.4奈米量產亦凸顯物理製程持續邁進的方向，意味著「等效密度」與「實際製程」將在市場上形成並行比較的評價尺度。

結論與展望（行動號召）：華為提出τ Scaling與LogicFolding，為受限於傳統製程物理極限的半導體發展提供一種系統層級的替代路徑，其商業成敗將依賴Kirin與Ascend實測表現、國內外供應鏈合作、以及EDA／封裝等基礎能力的進展。未來3至5年可觀察三個關鍵指標：一、即將上市的Kirin與Ascend晶片在實際效能與能耗上的驗證資料；二、國內晶圓代工與封裝是否能支援大規模量產與良率；三、國際技術合作或替代工具在EDA、IP與材料領域的突破。對政策制定者與產業投資者而言，應加強對系統級創新、設計工具與封裝生態的支援，並促進跨領域合作以減少單一環節的技術瓶頸。

點擊下方連結，開啟「美股K線APP」，獲得更多美股即時資訊喔！
https://www.cmoney.tw/r/56/9hlg37

免責宣言
本網站所提供資訊僅供參考，並無任何推介買賣之意，投資人應自行承擔交易風險。

CMoney 研究員

CMoney 團隊透過 AI 結合股市，每日提供重點股票的新聞事件，期望讓投資人更有效率找到各種投資標的的投資事實。