南韓科技巨頭 Samsung Electronics(SSNLF) 宣佈已正式開始量產 HBM4 高頻寬記憶體並向客戶出貨，不僅搶先進入 HBM4 市場，更採用其第六代 10 奈米級 DRAM 製程（即 1c 製程），在量產初期即展現穩定的良率，無需額外重新設計。這項進展標誌著記憶體技術的重大突破，顯示三星在 AI 硬體競賽中積極佈局，試圖透過技術領先優勢擴大市占率。

傳輸速度達11.7Gbps創新高，頻寬較前代激增2.7倍

根據三星發布的數據，HBM4 的處理速度達到每秒 11.7 Gbps，遠高於業界標準的 8 Gbps。與前一代 HBM3E 的最高接腳速度 9.6 Gbps 相比，提升幅度達 1.22 倍，且設計上最高可支援至 13 Gbps，能有效減少 AI 模型擴展時的數據傳輸瓶頸。在頻寬方面，HBM4 每堆疊的總記憶體頻寬較 HBM3E 增加了 2.7 倍，達到每秒 3.3 TB。三星目前採用 12 層堆疊技術，提供 24GB 至 36GB 的容量選項，並計劃透過 16 層堆疊技術將容量提升至 48GB，以配合客戶的產品時程。

導入低功耗設計核心晶片，散熱效率顯著優化30%

為了應對 HBM4 數據輸入/輸出（I/O）接腳數從 1,024 個倍增至 2,048 個所帶來的功耗與散熱挑戰，三星在核心晶粒（Core Die）中整合了低功耗設計措施。透過低電壓矽穿孔（TSV）技術與電源分配網路的優化，電源效率提升了 40%。與 HBM3E 相比，三星指出 HBM4 的熱阻改善了 10%，散熱能力則提升了 30%。這些在效能、能源效率與可靠性上的改進，將有助於提升資料中心 GPU 的吞吐量，並優化整體擁有成本（TCO）。

整合晶圓代工與封裝優勢，大幅縮短生產週期確保供應韌性

三星強調其供應鏈韌性源自於內部豐富的製造資源，包括 DRAM 產能與專用基礎設施。公司透過晶圓代工與記憶體部門之間的設計與製程協同優化（DTCO），有效提升品質與良率，並利用內部的先進封裝能力縮短生產週期與交貨時間。三星記憶體開發負責人 Sang Joon Hwang 表示，公司並未採取沿用現有設計的傳統路徑，而是直接在 HBM4 上採用最先進的節點，如 1c DRAM 與 4 奈米邏輯製程，藉由製程競爭力與設計優化確保效能優勢，以滿足客戶對更高性能日益增長的需求。

預估2026年HBM營收將翻三倍，記憶體部門獲利創下歷史新高

展望未來，三星預計 2026 年的 HBM 銷售額將較 2025 年成長三倍以上，並正積極擴大 HBM4 產能。繼 HBM4 上市後，HBM4E 預計於 2026 年下半年開始送樣，客製化 HBM 樣品則將於 2027 年根據客戶規格陸續推出。在財務表現方面，三星公佈截至 2025 年 12 月 31 日的第四季合併營收為 93.8 兆韓元（約 649 億美元），較前一季成長 9%，營業利益達 20.1 兆韓元。其中，裝置解決方案（DS）部門營收季增 33%，記憶體業務受惠於 HBM 等產品銷售擴大及市場價格上揚，創下單季營收與獲利新高。三星計劃在 2026 年持續深化與客戶的合作夥伴關係，透過擴大 HBM4、DDR5、GDDR7 等 AI 相關產品的銷售，滿足市場強勁需求。

權知道

我們重視「知」的權利 不惜抽絲剝繭、深入調查 只為讓投資人不錯過重要的投資訊息