2498 宏達電 - 轉貼新聞一則: VR設備關鍵在SiP，為何不是SoC？一文看...

JJ Hsu · 2022-03-19T13:48:53Z

轉貼新聞一則: VR設備關鍵在SiP，為何不是SoC？一文看懂兩者差異試想，當你戴上VR（虛擬實境）頭盔玩遊戲，連接手機的電線不小心卡到桌腳，造成裝置被硬生扯下的窘⋯⋯有線VR不僅使用上不方便，也缺乏美感，一體成形的設計，已經是未來VR裝置的主流設計趨勢。綜觀市面上的VR裝置，從Meta旗下的Oculus Quest 2、HTC的VIVE Focus 3、愛奇藝旗下VR廠商愛奇藝智能Dream VR，一直到中國VR硬體領導廠商Pico推出的Neo3系列，全都為一體式的設計。市調機構Omdia資深分析師謝忠利認為：「一體式VR更看重系統整合的能力。要達成一體設計，VR裝置就需在更小的空間內整合更多的晶片，並且提供高解析度與足夠的運算效能。其中，系統級整合能力則是關鍵。一個好的VR關鍵在SIP整合，為何不是手機追求的SoC封裝？大部分一體成型的VR眼鏡，可能使用兩個小時就沒電了，主要是因為製造商必須在小小的眼鏡中，塞滿大小不一的晶片，壓縮到電池放置空間，造成裝置續航力不足，此時就必須倚重系統級封裝（System in Package, SiP），將晶片的尺寸縮小，想辦法空出更多的位置擺放電池。 SiP指的是將數個不同功能的晶片，封裝到同一個模組內，最終形成在產品內的系統，包含了運算、記憶體和處理器等各種不同功能的晶片。而智慧手機常用到的系統單晶片（System on a Chip，SoC）封裝，則是將各種功能集中封裝在同一個載板，最後的產品為單一晶片。過在做法上，為什麼VR是採用SiP，而非手機所追求的SoC設計呢？謝忠利分析，SoC的設計模式能實現高整合度，讓手機達到更好的效能與微型化。但VR產業若採用SoC，則意味著若處理器使用高階製程（7奈米以下），則周邊晶片也須採用一樣製程，這種方式會導致成本上升。但如Wi-Fi晶片，或許採用28奈米、14奈米就已足夠，使用7奈米以下的製程來縮小產品體積，在廠商眼中並不符合性價比。因此，SiP成為VR賽道上的玩家首選，具體做法就如同智慧手錶，由於體積過小，無法每顆晶片都封裝，因此採用裸晶的方式相在載板上，再進行SiP封裝，縮小晶片並騰出更多位置擺放電池，這也是現在VR裝置的設計方式。謝忠利表示，台灣半導體製造的強項就是將產品小型化，強調線路的製程與封裝技術， VR浪潮最直接的受益者，將會是台灣一路從晶圓製造到封裝的半導體供應鏈。台積電、日月光兩家製造與封測大廠，本身就有SiP技術，就待VR產業蓬勃發展，祭出相對應的解決方案。 SiP又可以分為兩種。首先是裸晶、封裝皆來自於同一家公司。就如同英特爾將兩個不同製程的裸晶（如高頻寬記憶體、處理器）鑲嵌在不同載板，透過線路串接的方式連接，這種作法相對較封閉。不過VR所需的晶片，包含感測器、數據機、Wi-Fi，以及多顆運算晶片（如CPU、GPU、NPU）等，加起來會有超過10顆以上的裸晶，都來自不同的晶圓廠，製程也有差異。下游廠商如何封測所有裸晶，是另一項挑戰。並非所有廠商都有能力將這些不同大小的裸晶，微型化成一個2平方公分大小的晶片。謝忠利指出，整合不同製程的晶片，需要非常精密的封裝技術，不僅要做得小，還要確保晶片間資料傳輸的順暢，考驗著封測廠晶片間傳輸介面（I/O）設計的能力。「這個作法將會是未來VR產業的走向」謝忠利表示。